Van de Spaandersic MCU 512KB van LPC1768FBD100K MCU de FLITS100lqfp Micro- Controlemechanismen met 32 bits met 32 bits

VAN LPC1768FBD100 MCU 512KB FLITS DE MET 32 BITS 100LQFP VAN DE SPAANDERSIC MCU

Productomschrijvingen:

LPC1769/68/67/66/65/64/63 is WAPEN schors-M3 gebaseerde microcontrollers voor
ingebedde toepassingen die een hoog niveau van integratie en lage machtsconsumptie kenmerken.
Het Wapen schors-M3 is een volgende generatiekern die systeemverhogingen zoals aanbiedt
verbeterd zuiver eigenschappen en een hoger niveau van de integratie van het steunblok.
LPC1768/67/66/65/64/63 werkt bij cpu-frequenties van zelfs 100 Mhz.
LPC1769 werkt bij cpu-frequenties van zelfs 120 Mhz. Het Wapen schors-M3 cpu
neemt een 3 stadiumpijpleiding op en gebruikt een architectuur van Harvard met afzonderlijke lokaal
instructie en gegevensbussen evenals een derde bus voor randapparatuur. Het Wapen schors-M3 cpu
omvat ook een interne prefetcheenheid die het speculatieve vertakken steunt zich.
De randaanvulling van LPC1769/68/67/66/65/64/63 omvat tot 512 kB van
flashgeheugen, tot 64 kB van gegevensgeheugen, Ethernet-MAC, USB-Apparaat/Host/OTG
de interface, controlemechanisme van DMA van het 8 kanaal algemene doel, 4 UARTs, 2 KAN kanalen, SSP 2
controlemechanismen, SPI-interface, 3 de c-Bus van I 2 interfaces, 2 ingevoerd plus 2 output I 2 s-Bus interface,
8 kanaal 12 beetje ADC, 10 beetje DAC, motorcontrole PWM, de interface van de Kwadratuurcodeur,
vier algemeen doeltijdopnemers, 6 output algemeen doel PWM, ultra-low machtsrealtime
Klok (RTC) met afzonderlijke batterijlevering, en tot 70 algemeen doel I/O spelden.
LPC1769/68/67/66/65/64/63 is speld-compatibel aan 100 op arm7-Gebaseerde speld LPC236x
microcontroller reeks.

Eigenschappen:

 de bewerker van wapen schors-M3, die bij frequenties van zelfs 100 Mhz lopen
(LPC1768/67/66/65/64/63) of van zelfs 120 Mhz (LPC1769). Een Eenheid van de Geheugenbescherming
(MPU) het steunen van acht gebieden is inbegrepen.
 het wapen schors-M3 ingebouwde Genestelde Vectored onderbreekt Controlemechanisme (NVIC).
 tot 512 kB op-spaanderflits programmeringsgeheugen. Verbeterde flashgeheugenversneller
laat hoge snelheid toe 120 Mhz-verrichting met nul wachtstatussen.
in-Systeem  Programmering (ISP) en in-Toepassing die (IAP) programmeren via op-spaander
bootloader software.
 de op-Spaander SRAM omvat:
 32/16 kB van SRAM op cpu met lokale code/gegevensbus voor krachtige cpu
toegang.

 twee/één 16 kB SRAM blokken met afzonderlijke toegangswegen voor hogere productie.
Deze SRAM-blokken kunnen voor Ethernet, USB, en DMA-geheugen worden gebruikt, evenals
voor algemeen doelcpu instructie en gegevensopslag.
 acht het controlemechanisme van DMA van het kanaal Algemene Doel (GPDMA) op multilayer AHB
matrijs die met SSP, de s-Bus van I 2, Analoog-digitaal UART kan worden gebruikt, en
Digitaal-analoge convertorrandapparatuur, de signalen van de tijdopnemergelijke, en voor
geheugen-aan-geheugen overdrachten.
 Multilayer AHB-matrijs verbindt verstrekt een afzonderlijke bus voor elke AHB-meester onderling.
AHB-de meesters omvatten cpu, het controlemechanisme van Algemeen Doeldma, Ethernet-MAC, en
de USB-interface. Dit interconnect verstrekt mededeling zonder arbitrage
vertragingen.
 de gespleten APB-bus staat hoge productie met weinig boxen tussen cpu en DMA toe.

Parametrics:

 die Alarmsystemen  eMetering
 verlichtings Witte goederen
 de industriële controle van de voorzien van een netwerk Motor

LPC1769 LPC1768

LPC1767 LPC1766

LPC1765 LPC1764 LPC1763