XC6SLX75-3CSG484C FPGA - Serie van de Gebieds de Programmeerbare Poort BGA484 XC6SLX75

Beschrijving

Familie spartan®-6 voorziet de belangrijke mogelijkheden van de systeemintegratie van de laagste totale kosten voor high-volume toepassingen. Levert de dertien-lid familie uitgebreide dichtheid zich van 3.840 tot 147.443 logicacellen uitstrekken, met de helft van de machtsconsumptie van vorige Spartaanse families, en snellere, uitvoerigere connectiviteit die. Voortgebouwd op een rijpe technologie van het het koperproces van 45 NM low-power die het optimale saldo van kosten leveren, macht, en prestaties, biedt familie Spartaans-6 een nieuw, efficiënter, dubbel-register 6 ingevoerde opzoektabel (LUT) logica aan en een rijke selectie van ingebouwde systeem-vlakke blokken. Deze omvatten 18 Kb (2 x 9 Kb) blokrammen, tweede generatiedsp48a1 plakken, SDRAM-geheugencontrolemechanismen, verbeterden de gemengde blokken van het klokbeheer, technologie SelectIO™, poweroptimized blokken van de hoge snelheids de periodieke zendontvanger, PCI Express® de compatibele Eindpuntblokken, geavanceerde systeem-vlakke energiebeheerwijzen, configuratieopties, en verbeterde IP veiligheid met de bescherming van DNA van AES en van het Apparaat auto-ontdekken. Deze eigenschappen voorzien een goedkoop programmeerbaar alternatief aan de producten van douaneasic van een ongekende handigheid. Spartaans-6 FPGAs biedt de beste oplossing voor high-volume logicaontwerpen, consument-georiënteerde DSP-ontwerpen, en kosten-gevoelige ingebedde toepassingen aan. Spartaans-6 FPGAs is de programmeerbare siliciumstichting voor Gerichte Ontwerpplatforms die geïntegreerde software en hardwarecomponenten leveren die ontwerpers om zich bij de innovatie toelaten te concentreren zodra hun ontwikkelingscyclus begint

Eigenschap

• Spartaans-6 familie:
• Spartaans-6 LX FPGA: Geoptimaliseerde logica
• Spartaans-6 LXT FPGA: Hoge snelheids periodieke connectiviteit
• Ontworpen voor lage kosten
• Veelvoudige efficiënte geïntegreerde blokken
• Geoptimaliseerde selectie van I/O normen
• Gewankelde stootkussens
• High-volume pakketten plastiek draad-in entrepot
• Lage statische en dynamische macht
• 45 die NM-proces voor kosten en lage macht wordt geoptimaliseerd
• Hiberneer macht-onderaan wijze voor nul macht
• Schort wijze op handhaaft staat en configuratie met
multi-pin activering, controleverhoging
• Het voltage van de laag-machts1.0v kern (LX FPGAs, -1L slechts)
• Het voltage van de hoge prestaties1.2v kern (LX en LXT
FPGAs, -2, -3, en -3N-snelheidsrangen)
• Multi-voltage, multi-standard SelectIO™ interfacebanken
• Tot 1.080 Mb/s-gegevensoverdrachtssnelheid per differentiële I/O
• Verkiesbare outputaandrijving, tot 24 mA per speld
• 3.3V aan normen en de protocollen van 1.2V I/O
• Goedkope het geheugeninterfaces van HSTL en SSTL-
• Hete ruilmiddelnaleving
• Regelbare I/O zwenkt tarieven om signaalintegriteit te verbeteren
• Hoge snelheidsgtp periodieke zendontvangers in LXT FPGAs
• Tot 3,2 Gb/s
• Hoge snelheidsinterfaces met inbegrip van: Serial ATA, Dageraad,
1G Ethernet, PCI Express, OBSAI, CPRI, EPON,
GPON, DisplayPort, en XAUI
• Geïntegreerd Eindpuntblok voor PCI Express-ontwerpen (LXT)
• Goedkope PCI® technologiesteun compatibel met
33 Mhz, 32 - en met 64 bits specificatie.
• Efficiënte DSP48A1-plakken
• Krachtige rekenkunde en signaalverwerking
• Snel 18 x 18 multiplicator en 48 beetjeaccumulator
• Het in een pijpleiding vervoeren en het draperen vermogen
• Pre-opteller om filtertoepassingen bij te staan
• De geïntegreerde blokken van het Geheugencontrolemechanisme
• De steun van Ddr, van DDR2, van DDR3, en LPDDR-
• Datasnelheden tot 800 Mb/s (de piekbandbreedte van 12,8 Gb/s)
• De structuur van de multi-havenbus met onafhankelijke FIFO om te verminderen
de kwesties van de ontwerptiming
• Overvloedige logicamiddelen met verbeterde logicacapaciteit
• Facultatief verschuivingsregister of verdeelde RAM-steun
• Efficiënte 6 ingevoerde LUTs verbetert prestaties en
minimaliseer macht
• LUT met dubbele wipschakelaars voor pijpleidings centric toepassingen
• Blok RAM met een brede waaier van granularity
• Het snelle blok RAM met byte schrijft toelaat
• 18 Kb blokken die naar keuze als twee kunnen worden geprogrammeerd
onafhankelijke 9 Kb blokkeren Rammen
• De Tegel van het klokbeheer (CMT) voor verbeterde prestaties
• Klokken het met geringe geluidssterkte, flexibele
• De digitale Klokmanagers (DCMs) elimineren klokhelling
en de vervorming van de plichtscyclus
• Phase-Locked Lijnen (PLLs) voor hetlaagste klokken
• Frequentiesynthese met gelijktijdige vermenigvuldiging,
afdeling, en fase het verschuiven
• Zestien laag-schuine mondiale kloknetten
• Vereenvoudigde configuratie, steunen goedkope normen
• speld 2 auto-ontdekt configuratie
• Brede derde SPI (tot x4) en NOCH flitssteun
• Het Platformflits van eigenschap rijke Xilinx met JTAG
• MultiBootsteun voor verre verbetering met veelvoud
bitstreams, gebruikend waakhondbescherming
• Verhoogde beveiliging voor ontwerpbescherming
• Het unieke herkenningsteken van Apparatendna voor ontwerpauthentificatie
• De encryptie van AES bitstream in de grotere apparaten
• Snellere ingebedde verwerking met verbeterde, lage kosten,
MicroBlaze™ zachte bewerker
• Industrie-leidende IP en verwijzingsontwerpen