MT48LC8M16A2P-6A HET:L Geïntegreerde Circuit Chip SYNCHRONE DRAM

128 MB: x4, x8, x16 SDRAM

SYNCHRONE DRAM

MT48LC32M4A2 - 8 Meg x 4 x 4 banken

MT48LC16M8A2 - 4 Meg x 8 x 4 banken

MT48LC8M16A2 - 2 Meg x 16 x 4 banken

FUNCTIES

• PC100- en PC133-compatibel

• Volledig synchroon;alle signalen geregistreerd op positieve flank van systeemklok

• Interne pijplijnoperatie;kolomadres kan elke klokcyclus worden gewijzigd

• Interne banken voor het verbergen van rijtoegang/precharge

• Programmeerbare burstleCM GROUPes: 1, 2, 4, 8 of volledige pagina

• Auto Precharge, inclusief CONCURRENT AUTO PRECHARGE en Auto Refresh Modes

• Zelfvernieuwingsmodus;standaard en laag vermogen

• 64 ms, 4.096 cycli verversen

• LVTTL-compatibele in- en uitgangen

• Enkele +3,3V ±0,3V voeding

OPTIES MARKERING

• Configuraties

32 Meg x 4 (8 Meg x 4 x 4 banken) 32M4

16 Meg x 8 (4 Meg x 8 x 4 banken) 16M8

8 Meg x 16 (2 Meg x 16 x 4 banken) 8M16

• SCHRIJF Herstel (^TWR)

^TWR = "2 CLK"¹A2

• Pakket/Pinout

Plastic pakket - OCPL²

 54-pins TSOP II (400 mil) TG

FBGA met 60 ballen (8 mm x 16 mm) FB^3,6

60-ball FBGA (11 mm x 13 mm) FC^3,6

• Timing (cyclustijd)

10ns @ CL = 2 (PC100) -8E^3,4,5

7,5ns @ CL = 3 (PC133) -75

7,5ns @ CL = 2 (PC133) -7E

• Zelf vernieuwen

Standaard Geen

Laag vermogen L

• Bedrijfstemperatuurbereik

Commercieel (0℃ tot +70℃) Geen

Industriële (-40℃ tot +85℃) IT³

Onderdeelnummer Voorbeeld: MT48LC16M8A2TG-7E

OPMERKING:

1. Zie Micron Technische opmerking: TN-48-05.

2. Scheidingslijn niet in het midden.

3. Raadpleeg Micron voor beschikbaarheid.

4. Niet aanbevolen voor nieuwe ontwerpen.

5. Weergegeven voor compatibiliteit met PC100.6. Zie pagina 59 voor de FBGA-apparaatmarkeringstabel.

ALGEMENE BESCHRIJVING

De Micron® 128Mb SDRAM is een high-speed CMOS, dynamisch willekeurig toegankelijk geheugen met 134.217.728 bits.Het is intern geconfigureerd als een quad-bank DRAM met een synchrone interface (alle signalen worden geregistreerd op de positieve flank van het kloksignaal, CLK).Elk van de 33.554.432-bits banken van de x4 is georganiseerd als 4.096 rijen bij 2.048 kolommen bij 4 bits.Elk van de 33.554.432-bits banken van de x8 is georganiseerd als 4.096 rijen bij 1.024 kolommen bij 8 bits.Elk van de 33.554.432-bits banken van de x16 is georganiseerd als 4.096 rijen bij 512 kolommen bij 16 bits.

Lees- en schrijftoegang tot de SDRAM zijn burst-georiënteerd;toegangen beginnen op een geselecteerde locatie en gaan door voor een geprogrammeerd aantal locaties in een geprogrammeerde volgorde.Toegangen beginnen met de registratie van een ACTIVE-commando, gevolgd door een LEES- of SCHRIJF-commando.De geregistreerde adresbits samenvallend met het ACTIVE-commando worden gebruikt om de bank en rij te selecteren waartoe toegang moet worden verkregen (BA0, BA1 selecteren de bank; A0-A11 selecteren de rij).De geregistreerde adresbits samenvallend met de READ- of WRITE-opdracht worden gebruikt om de startkolomlocatie voor de burst-toegang te selecteren.

De SDRAM biedt programmeerbare READ- of SCHRIJF-burstleCM GROUPes van 1, 2, 4 of 8 locaties, of de volledige pagina, met een burst-beëindigingsoptie.Er kan een automatische voorlaadfunctie worden ingeschakeld om een ​​zelfgetimede rijvoorlading te verschaffen die aan het einde van de burst-reeks wordt geïnitieerd.

De 128Mb SDRAM maakt gebruik van een interne pijplijnarchitectuur om een ​​snelle werking te bereiken.Deze architectuur is compatibel met de 2n-regel van prefetch-architecturen, maar maakt het ook mogelijk dat het kolomadres bij elke klokcyclus wordt gewijzigd om een ​​zeer snelle, volledig willekeurige toegang te verkrijgen.Het vooraf opladen van één bank terwijl toegang wordt verkregen tot een van de andere drie banken, verbergt de oplaadcycli en zorgt voor een naadloze snelle werking met willekeurige toegang.

De 128Mb SDRAM is ontworpen om te werken in 3.3V geheugensystemen.Er is een automatische verversingsmodus beschikbaar, samen met een energiebesparende, uitschakelmodus.Alle in- en uitgangen zijn LVTTL-compatibel.

SDRAM's bieden substantiële vooruitgang in de operationele prestaties van DRAM, waaronder de mogelijkheid om synchroon gegevens te bursten met een hoge gegevenssnelheid met automatische kolomadresgeneratie, de mogelijkheid om tussen interne banken te interleaven om de voorlaadtijd te verbergen en de mogelijkheid om willekeurig kolomadressen op elke klok te wijzigen cyclus tijdens een burst-toegang.

ABSOLUUT MAXIMALE BEOORDELINGEN*

Spanning op VDD/VDDQ-voeding ten opzichte van VSS .......................................... .. -1V tot +4,6V

Spanning op ingangen, NC- of I/O-pennen ten opzichte van VSS .................................. ... -1V tot +4,6V

Bedrijfstemperatuur, TA (commercieel) .................................................. ...........0°C tot +70°C

Bedrijfstemperatuur, TA (uitgebreid; IT-onderdelen) .................................. -40 °C tot +85°C

Opslagtemperatuur (kunststof)................................................. .................... -55°C tot +150°C

Vermogensdissipatie .................................................. ................................................... ..... 1W

*Belastingen die groter zijn dan die vermeld onder "Absolute maximale waarden" kunnen permanente schade aan het apparaat veroorzaken.Dit is alleen een belastingsclassificatie en functionele werking van het apparaat bij deze of andere omstandigheden dan die aangegeven in de operationele secties van deze specificatie wordt niet geïmpliceerd.Blootstelling aan absoluut maximale ratingcondities gedurende langere perioden kan de betrouwbaarheid aantasten.

Aandelenaanbieding (Hot Sell)