Power programmeerbare IC-chips XC6SLX100-3FGG484C Spartan-6 familieoverzicht
programming ic chips
,ic programmer circuit
Power programmeerbare IC-chips XC6SLX100-3FGG484C Spartan-6 familieoverzicht
XC6SLX100-3FGG484CSpartan-6 familieoverzicht
Algemene beschrijving
De Spartan®-6-familie biedt toonaangevende systeemintegratiemogelijkheden met de laagste totale kosten voor grootschalige toepassingen.De dertien leden tellende familie levert uitgebreide dichtheden variërend van 3.840 tot 147.443 logische cellen, met de helft van het stroomverbruik van eerdere Spartan-families, en snellere, uitgebreidere connectiviteit.Gebouwd op een volwassen 45 nm low-power koperprocestechnologie die de optimale balans biedt tussen kosten, vermogen en prestaties, biedt de Spartan-6-familie een nieuwe, efficiëntere dual-register 6-input lookup table (LUT) logica en een rijke selectie van ingebouwde blokken op systeemniveau.Deze omvatten 18 Kb (2 x 9 Kb) blok-RAM's, DSP48A1-slices van de tweede generatie, SDRAM-geheugencontrollers, verbeterde mixed-mode klokbeheerblokken, SelectIO™-technologie, power-optimized high-speed seriële transceiver-blokken, PCI Express®-compatibele eindpuntblokken, geavanceerde energiebeheermodi op systeemniveau, automatische detectie van configuratie-opties en verbeterde IP-beveiliging met AES en Device DNA-bescherming.Deze functies bieden een goedkoop programmeerbaar alternatief voor op maat gemaakte ASIC-producten met ongekend gebruiksgemak.Spartan-6 FPGA's bieden de beste oplossing voor logische ontwerpen met grote volumes, consumentgerichte DSP-ontwerpen en kostengevoelige ingebedde toepassingen.Spartan-6 FPGA's vormen de programmeerbare siliciumbasis voor Targeted Design Platforms die geïntegreerde software- en hardwarecomponenten leveren waarmee ontwerpers zich kunnen concentreren op innovatie zodra hun ontwikkelingscyclus begint.Samenvatting van Spartan-6 FPGA
Functies
• Spartan-6 Familie:
• Spartan-6 LX FPGA: Logica geoptimaliseerd
• Spartan-6 LXT FPGA: Snelle seriële connectiviteit
• Ontworpen voor lage kosten
• Meerdere efficiënte geïntegreerde blokken
• Geoptimaliseerde selectie van I/O-standaarden
• Verspringende kussens
• Hoogvolume plastic wire-bonded pakketten
• Laag statisch en dynamisch vermogen
• 45 nm-proces geoptimaliseerd voor kosten en laag stroomverbruik
• Hibernate power-down-modus voor nul stroom
• Suspend-modus handhaaft status en configuratie met multi-pin wake-up, besturingsverbetering
• 1,0 V kernspanning met lager vermogen (LX FPGA's, alleen -1L)
• Krachtige 1,2V kernspanning (LX en LXT FPGA's, -2, -3 en -4 snelheidsgraden)
• Multi-voltage, multi-standaard SelectIO™-interfacebanken
• Tot 1.050 Mb/s gegevensoverdrachtssnelheid per differentiële I/O
• Selecteerbare uitgangsaandrijving, tot 24 mA per pin
• 3.3V tot 1.2VI/O standaarden en protocollen
• Voordelige HSTL- en SSTL-geheugeninterfaces
• Hot-swap-conformiteit
• Instelbare I/O-slew rates om de signaalintegriteit te verbeteren
• High-speed GTP seriële transceivers in de LXT FPGA's
• Tot 3,125 Gb/s
• Supersnelle interfaces
inbegrepen: Seriële ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort en XAUI • Geïntegreerd eindpuntblok voor PCI Express-ontwerpen (LXT) • Ondersteuning voor goedkope PCI®-technologie compatibel met de 33 MHz, 32 - en 64-bits specificatie.• Efficiënte DSP48A1-slices • Hoogwaardige rekenkundige en signaalverwerking • Snelle 18 x 18 vermenigvuldiger en 48-bits accumulator • Pipelining- en cascade-mogelijkheden • Pre-adder ter ondersteuning van filtertoepassingen • Geïntegreerde geheugencontrollerblokken • DDR, DDR2, DDR3 en LPDDR ondersteuning • Datasnelheden tot 800 Mb/s (12,8 Gb/s piekbandbreedte) • Multi-port busstructuur met onafhankelijke FIFO om ontwerptimingsproblemen te verminderen • Overvloedige logische bronnen met verhoogde logische capaciteit • Optioneel schuifregister of gedistribueerde RAM-ondersteuning • Efficiënt LUT's met 6 ingangen verbeteren de prestaties en minimaliseren het stroomverbruik • LUT met dubbele flip-flops voor pijplijngerichte toepassingen • Blok-RAM met een breed granulariteitsbereik • Snel blok-RAM met byte-schrijven mogelijk • 18 Kb-blokken die optioneel kunnen worden geprogrammeerd als twee onafhankelijke 9 Kb-blok-RAM's • Clock Management Tile (CMT) voor verbeterde prestaties • Geluidsarm, flexibel klokken • Digital Clock Managers (DCM's) elimineren klokskew en duty cycle-vervorming • Phase-Locked Loops (PLL's) voor klokken met weinig jitter • Frequentiesynthese met gelijktijdige vermenigvuldiging, deling en faseverschuiving • Zestien low-skew wereldwijde kloknetwerken • Vereenvoudigde configuratie, ondersteunt goedkope standaarden • 2-pins automatische detectieconfiguratie • Brede SPI van derden (tot x4) en NOR flash-ondersteuning • Functie rijke Xilinx Platform Flash met JTAG • MultiBoot-ondersteuning voor externe upgrade met meerdere bitstreams, met behulp van watchdog-bescherming • Verbeterde beveiliging voor ontwerpbescherming • Unieke Device DNA-identificatie voor ontwerpauthenticatie • AES bitstream-encryptie in de grotere apparaten • Snellere ingebedde verwerking met verbeterde, goedkope , MicroBlaze™-softprocessor • Toonaangevende IP- en referentieontwerpen
Spartan-6 FPGA-functieoverzicht
Tabel 1: Spartan-6 FPGA-functieoverzicht per apparaat
Apparaat | Logische cellen | Plakjes | Slippers | Max. gedistribueerde RAM (kb) | DSP48A1 plakjes | 18 Kb | maximum (Kb) | CMT's | Geheugencontrollerblokken (max) | Eindpuntblokken voor PCI Express | Maximale GTP-zendontvangers | Totaal aantal I/O-banken | Maximale gebruiker |
XC6SLX4 | 3.840 | 600 | 4.800 | 75 | 8 | 12 | 216 | 2 | 0 | 0 | 0 | 4 | 132 |
XC6SLX9 | 9.152 | 1.430 | 11.400 | 90 | 16 | 32 | 576 | 2 | 2 | 0 | 0 | 4 | 200 |
XC6SLX16 | 14.579 | 2.278 | 18.244 | 136 | 32 | 32 | 576 | 2 | 2 | 0 | 0 | 4 | 232 |
XC6SLX25 | 24.051 | 3.758 | 30.064 | 229 | 38 | 52 | 936 | 2 | 2 | 0 | 0 | 4 | 266 |
XC6SLX45 | 43.661 | 6.822 | 54.576 | 401 | 58 | 116 | 2088 | 4 | 2 | 0 | 0 | 4 | 358 |
XC6SLX75 | 74.637 | 11.662 | 93.296 | 692 | 132 | 172 | 3096 | 6 | 4 | 0 | 0 | 6 | 408 |
XC6SLX100 | 101.261 | 15.822 | 125.676 | 976 | 180 | 268 | 4824 | 6 | 4 | 0 | 0 | 6 | 480 |
XC6SLX150 | 147.443 | 23.038 | 184.304 | 1355 | 180 | 268 | 4824 | 6 | 4 | 4 | 0 | 0 | 6 |
567XC6S LX25T | 24.051 | 3.758 | 30.064 | 229 | 38 | 52 | 936 | 2 | 2 | 1 | 2 | 4 | 250 |
XC6SLX45T | 43.661 | 6.822 | 54.576 | 401 | 58 | 116 | 2088 | 4 | 2 | 1 | 4 | 4 | 296 |
XC6SLX75T | 74.637 | 11.622 | 93.296 | 692 | 132 | 172 | 3096 | 6 | 4 | 1 | 8 | 6 | 348 |
XC6SLX100T | 101.261 | 15.822 | 126.576 | 976 | 180 | 268 | 4824 | 6 | 4 | 1 | 8 | 6 | 498 |
XC6SLX150T | 147.443 | 23.038 | 184.304 | 1355 | 180 | 268 | 4824 | 6 | 4 | 1 | 8 | 6 | 540 |
Opmerkingen:1. Spartan-6 FPGA logische celclassificaties weerspiegelen de verhoogde logische celcapaciteit die wordt geboden door de nieuwe LUT-architectuur met 6 ingangen.
2. Elke Spartan-6 FPGA-slice bevat vier LUT's en acht flip-flops.
3. Elke DSP48A1-slice bevat een vermenigvuldiger van 18 x 18, een opteller en een accumulator.
4. Blok-RAM's zijn in wezen 18 Kb groot.Elk blok kan ook worden gebruikt als twee onafhankelijke blokken van 9 Kb.
5. Elke CMT bevat twee DCM's en één PLL.
Spartan-6 FPGA-apparaat-pakketcombinaties en beschikbare I/O's
Tabel 2: Spartan-6 apparaat-pakketcombinaties en maximaal beschikbare I/O's
Opmerkingen:
1. Er is geen geheugencontroller op de apparaten in deze pakketten.
2. Ondersteuning voor geheugencontrollerblokken is x8 op de XC6SLX9- en XC6SLX16-apparaten in het CSG225-pakket.Er zit geen geheugencontroller in de XC6SLX4.
3. Deze apparaten zijn beschikbaar in zowel loodvrije als loodvrije (aanvullende G) pakketten als standaardbestelopties.
4. Deze pakketten ondersteunen twee van de vier geheugencontrollers in de apparaten XC6SLX75, XC6SLX75T, XC6SLX100, XC6SLX100T, XC6SLX150 en XC6SLX150T.