Nieuw en origineel Virtex-5 familieoverzicht XC5VSX95T-1FF1136C

Virtex-5 familieoverzicht

Algemene beschrijving

De Virtex®-5-familie biedt de nieuwste, krachtigste functies in de FPGA-markt.Door gebruik te maken van de tweede generatie ASMBL™ (Advanced Silicon Modular Block) kolomgebaseerde architectuur, bevat de Virtex-5-familie vijf verschillende platforms (subfamilies), de meeste keuze aangeboden door elke FPGA-familie.Elk platform bevat een andere verhouding van functies om tegemoet te komen aan de behoeften van een breed scala aan geavanceerde logische ontwerpen.Naast de meest geavanceerde, hoogwaardige logische fabric, bevatten Virtex-5 FPGA's veel harde IP-blokken op systeemniveau, waaronder krachtige 36-Kbit block RAM/FIFO's, tweede generatie 25 x 18 DSP-slices, SelectIO™-technologie met ingebouwde in digitaal gestuurde impedantie, ChipSync™ bronsynchrone interfaceblokken, systeemmonitorfunctionaliteit, verbeterde klokbeheertegels met geïntegreerde DCM (Digital Clock Managers) en phase-locked-loop (PLL) klokgeneratoren, en geavanceerde configuratie-opties.Aanvullende platformafhankelijke functies zijn onder meer energie-geoptimaliseerde snelle seriële transceiverblokken voor verbeterde seriële connectiviteit, PCI Express®-compatibele geïntegreerde eindpuntblokken, tri-mode Ethernet MAC's (Media Access Controllers) en krachtige PowerPC® 440 microprocessor ingebedde blokken.Dankzij deze functies kunnen geavanceerde logische ontwerpers de hoogste prestatie- en functionaliteitsniveaus in hun op FPGA gebaseerde systemen inbouwen.Gebouwd op een 65-nm state-of-the-art koperprocestechnologie, zijn Virtex-5 FPGA's een programmeerbaar alternatief voor aangepaste ASIC-technologie.De meeste geavanceerde systeemontwerpen vereisen de programmeerbare kracht van FPGA's.Virtex-5 FPGA's bieden de beste oplossing om tegemoet te komen aan de behoeften van krachtige logische ontwerpers, krachtige DSP-ontwerpers en krachtige ingebedde systeemontwerpers met ongekende logica, DSP, harde/zachte microprocessor en connectiviteitsmogelijkheden.De Virtex-5 LXT-, SXT-, TXT- en FXT-platforms bevatten geavanceerde snelle seriële connectiviteit en link-/transactielaagmogelijkheden

Samenvatting van Virtex-5 FPGA-functies

• Vijf platforms LX, LXT, SXT, TXT en FXT

− Virtex-5 LX: hoogwaardige algemene logische toepassingen

− Virtex-5 LXT: Krachtige logica met geavanceerde seriële connectiviteit

− Virtex-5 SXT: krachtige signaalverwerkingstoepassingen met geavanceerde seriële connectiviteit

− Virtex-5 TXT: krachtige systemen met geavanceerde seriële connectiviteit met dubbele dichtheid

− Virtex-5 FXT: krachtige ingebedde systemen met geavanceerde seriële connectiviteit

• Cross-platform compatibiliteit

− LXT-, SXT- en FXT-apparaten zijn voetafdrukcompatibel in hetzelfde pakket met instelbare spanning

regelgevers

• Meest geavanceerde, hoogwaardige, optimaal benutte FPGA-stof

− Real 6-input look-up table (LUT) technologie

− Dubbele 5-LUT-optie

− Verbeterde routing met gereduceerde hops

− 64-bit gedistribueerde RAM-optie

− SRL32/Dual SRL16 optie

• Krachtige Clock Management Tile (CMT) klokken

− Digital Clock Manager (DCM)-blokken voor buffering zonder vertraging, frequentiesynthese en klokfase

verschuiven

− PLL-blokken voor ingangsjitterfiltering, buffering zonder vertraging, frequentiesynthese en fase-afstemming

klok divisie

• 36-Kbit blok-RAM/FIFO's

− True dual-port RAM-blokken

− Verbeterde optionele programmeerbare FIFO-logica

− Programmeerbaar

- Echte dual-port breedtes tot x36

- Eenvoudige dual-port breedtes tot x72

− Ingebouwde optionele foutcorrectieschakelingen

− Programmeer elk blok optioneel als twee onafhankelijke blokken van 18 Kbit

• Krachtige parallelle SelectIO-technologie

− 1,2 tot 3,3VI/O-werking

− Bronsynchrone interfacing met behulp van ChipSync™-technologie

− Digitaal gecontroleerde impedantie (DCI) actieve afsluiting

− Flexibel fijnmazig I/O-bankieren

− Ondersteuning voor snelle geheugeninterface

• Geavanceerde DSP48E-slices

− 25 x 18, twee-complement, vermenigvuldiging

− Optionele opteller, aftrekker en accumulator

− Optionele pijpleidingen

− Optionele bitsgewijze logische functionaliteit

− Toegewijde cascade-aansluitingen

• Flexibele configuratie-opties

− SPI en parallelle FLASH-interface

− Multi-bitstream-ondersteuning met speciale fallback-herconfiguratielogica

− Mogelijkheid voor detectie van automatische busbreedte

• Mogelijkheid voor systeembewaking op alle apparaten

− On-chip/Off-chip thermische bewaking

− On-chip/Off-chip voedingsbewaking

− JTAG-toegang tot alle gecontroleerde hoeveelheden

• Geïntegreerde eindpuntblokken voor PCI Express-ontwerpen

− LXT-, SXT-, TXT- en FXT-platforms

− Voldoet aan de PCI Express-basisspecificatie 1.1

− x1, x4 of x8 rijstrookondersteuning per blok

− Werkt in combinatie met RocketIO™-zendontvangers

• Tri-mode 10/100/1000 Mb/s Ethernet MAC's

− LXT-, SXT-, TXT- en FXT-platforms

− RocketIO-zendontvangers kunnen worden gebruikt als PHY of kunnen worden aangesloten op externe PHY met behulp van veel zachte MII

(Media-onafhankelijke interface) opties

• RocketIO GTP-transceivers 100 Mb/s tot 3,75 Gb/s

− LXT- en SXT-platforms

• RocketIO GTX-transceivers 150 Mb/s tot 6,5 Gb/s

− TXT- en FXT-platforms

• PowerPC 440-microprocessoren

− Alleen FXT-platform

− RISC-architectuur

− 7-traps pijpleiding

− Inclusief 32-Kbyte instructie- en datacaches

− Geoptimaliseerde processorinterfacestructuur (crossbar)

• 65-nm koperen CMOS-procestechnologie

• 1,0V kernspanning

• Flip-chip-verpakking met hoge signaalintegriteit verkrijgbaar in standaard- of loodvrije verpakkingsopties

Virtex-5 FPGA-logica

• Gemiddeld één tot twee snelheidsverbeteringen ten opzichte van Virtex-4-apparaten

• Cascadeerbare 32-bits variabele schuifregisters of 64-bits gedistribueerde geheugencapaciteit

• Superieure routeringsarchitectuur met verbeterde diagonale routering ondersteunt blok-tot-blok connectiviteit

met minimale hop

• Tot 330.000 logische cellen inclusief:

− Tot 207.360 interne stoffen flip-flops met klokfunctie (XC5VLX330)

− Tot 207.360 real 6-input look-up tables (LUT's) met in totaal meer dan 13 miljoen LUT-bits

− Twee uitgangen voor dubbele 5-LUT-modus zorgen voor een beter gebruik

− Logisch uitbreidende multiplexers en I/O-registers

550 MHz kloktechnologie

• Maximaal zes Clock Management Tiles (CMT's)

− Elke CMT bevat twee DCM's en één PLL—tot in totaal achttien klokgeneratoren

− Flexibele DCM-naar-PLL of PLL-naar-DCM cascade

− Precisie klokcorrectie en faseverschuiving

− Flexibele frequentiesynthese

− Meerdere bedieningsmodi om beslissingen over prestatieafwegingen te vergemakkelijken

− Verbeterde maximale invoer-/uitvoerfrequentie

− Fijnkorrelige faseverschuivingsresolutie

− Ingangsjitterfiltering

− Energiezuinige werking

− Breed faseverschuivingsbereik

• Differentiële klokboomstructuur voor geoptimaliseerd klokken met weinig jitter en nauwkeurige duty cycle

• 32 wereldwijde kloknetwerken

• Naast globale klokken ook regionale, I/O en lokale klokken

SelectIO-technologie

• Tot 1.200 gebruikers-I/O's

• Ruime keuze aan I/O-standaarden van 1,2 V tot 3,3 V

• Extreem hoge prestaties

− Tot 800 Mb/s HSTL en SSTL (op alle single-ended I/O's)

− Tot 1,25 Gb/s LVDS (op alle differentiële I/O-paren)

• Echte differentiële afsluiting op de chip

• Dezelfde edge capture bij invoer- en uitvoer-I/O's

• Uitgebreide geheugeninterfaceondersteuning

550 MHz geïntegreerd blokgeheugen

• Tot 16,4 Mbit geïntegreerd blokgeheugen

• 36-Kbit-blokken met optionele dubbele 18-Kbit-modus

• Echte dual-port RAM-cellen

• Onafhankelijke poortbreedteselectie (x1 tot x72)

− Tot x36 in totaal per poort voor echte werking met twee poorten

− Tot x72 in totaal per poort voor eenvoudige werking met twee poorten (één leespoort en één schrijfpoort)

− Geheugenbits plus pariteit/zijband geheugenondersteuning voor x9, x18, x36 en x72 breedtes

− Configuraties van 32K x 1 tot 512 x 72 (8K x 4 tot 512 x 72 voor FIFO-werking)

• Multirate FIFO-ondersteuningslogica

− Vol en Leeg vlag met volledig programmeerbare Bijna Vol en Bijna Leeg vlaggen

• Synchrone FIFO-ondersteuning zonder vlagonzekerheid

• Optionele pijplijntrappen voor betere prestaties

• Byte-schrijfmogelijkheid

• Toegewijde cascaderoutering om 64K x 1 geheugen te vormen zonder FPGA-routering

• Geïntegreerde optionele ECC voor uiterst betrouwbare geheugenvereisten

• Speciaal ontwerp met gereduceerd vermogen voor 18 Kbit (en lager) werking

550 MHz DSP48E-segmenten

• 25 x 18 twee-complement vermenigvuldiging

• Optionele pijplijnfasen voor verbeterde prestaties

• Optionele 48-bits accumulator voor MACC-bewerking (Multiply Accumulator) met optionele accumulator

cascade naar 96-bits

• Geïntegreerde opteller voor complexe vermenigvuldiging of vermenigvuldiging-optelling

• Optionele bitsgewijze logische bewerkingsmodi

• Onafhankelijke C-registers per slice

• Volledig cascadeerbaar in een DSP-kolom zonder externe routeringsbronnen