MT48LC32M8A2FB-75:D TR Programmeerbare IC-chips Synchrone DRAM 256Mb x4 x8 x16 SDRAM

MT48LC32M8A2 Programmeerbare IC-chips Synchrone DRAM 256Mb x4 x8 x16 SDRAM

Synchrone DRAM

MT48LC64M4A2 – 16 Meg x 4 x 4 banken

MT48LC32M8A2 - 8 Meg x 8 x 4 banken

MT48LC16M16A2 - 4 Meg x 16 x 4 banken

Functies

• PC100- en PC133-compatibel

• Volledig synchroon;alle signalen geregistreerd op positieve flank van systeemklok

• Interne pijplijnoperatie;kolomadres kan elke klokcyclus worden gewijzigd

• Interne banken voor het verbergen van rijtoegang/precharge

• Programmeerbare burstleCM GROUPes: 1, 2, 4, 8 of volledige pagina

• Automatisch vooraf opladen, inclusief modi voor gelijktijdig automatisch opladen en automatisch vernieuwen

• Zelfvernieuwingsmodus

• 64 ms, 8.192 cycli verversen

• LVTTL-compatibele in- en uitgangen

• Enkele +3,3V ±0,3V voeding

Opties Markering

• Configuraties

– 64 Meg x 4 (16 Meg x 4 x 4 banken) 64M4

– 32 Meg x 8 (8 Meg x 8 x 4 banken) 32M8

– 16 Meg x 16 (4 Meg x 16 x 4 banken) 16M16

• Schrijfherstel (^TWR)

–^TWR = "2 CLK"¹A2

• Plastic verpakking – OCPL²

– 54-polige TSOP II OCPL²(400 miljoen) TG

(standaard)

– 54-pins TSOP II OCPL2 (400 mil) P

Pb-vrij

- FBGA met 60 ballen (x4, x8) (8 mm x 16 mm) FB

- 60-ball FBGA (x4, x8) Pb-vrije BB

(8 mm x 16 mm)

– 54-kogel VFBGA (x16) (8 mm x 14 mm) FG

– 54-ball VFBGA (x16) Pb-vrij BG

(8 mm x 14 mm)

• Timing (cyclustijd)

– 6.0ns @ CL = 3 (alleen x8, x16) -6A

– 7,5ns @ CL = 3 (PC133) -75

– 7,5ns @ CL = 2 (PC133) -7E

• Zelf vernieuwen

– Standaard Geen

– Laag vermogen L³

• Bedrijfstemperatuurbereik

– Commercieel (0°C tot +70°C) Geen

– Industriële (–40°C tot +85°C) IT

• Ontwerprevisie: D

Opmerkingen: 1. Raadpleeg de technische opmerking van Micron: TN-48-05.

2. Scheidingslijn niet in het midden.

3. Neem contact op met Micron voor beschikbaarheid.

Algemene beschrijving

De 256Mb SDRAM is een high-speed CMOS, dynamisch willekeurig toegankelijk geheugen met 268.435.456 bits.Het is intern geconfigureerd als een quad-bank DRAM met een synchrone interface (alle signalen worden geregistreerd op de positieve flank van het kloksignaal, CLK).Elk van de 67.108.864-bits banken van de x4 is georganiseerd als 8.192 rijen bij 2.048 kolommen bij 4 bits.Elk van de 67.108.864-bits banken van de x8 is georganiseerd als 8.192 rijen bij 1.024 kolommen bij 8 bits.Elk van de 67.108.864-bits banken van de x16 is georganiseerd als 8.192 rijen bij 512 kolommen bij 16 bits.

Lees- en schrijftoegang tot de SDRAM zijn burst-georiënteerd;toegangen beginnen op een geselecteerde locatie en gaan door voor een geprogrammeerd aantal locaties in een geprogrammeerde volgorde.Toegangen beginnen met de registratie van een ACTIVE-commando, gevolgd door een LEES- of SCHRIJF-commando.De geregistreerde adresbits samenvallend met het ACTIVE-commando worden gebruikt om de bank en rij te selecteren waartoe toegang moet worden verkregen (BA0, BA1 selecteren de bank; A0-A12 selecteren de rij).De geregistreerde adresbits samenvallend met de READ- of WRITE-opdracht worden gebruikt om de startkolomlocatie voor de burst-toegang te selecteren.

De SDRAM biedt programmeerbare lees- of schrijfburstleCM GROUPes (BL) van 1, 2, 4 of 8 locaties, of de volledige pagina, met een burst-beëindigingsoptie.Er kan een automatische voorlaadfunctie worden ingeschakeld om een ​​zelfgetimede rijvoorlading te verschaffen die aan het einde van de burst-reeks wordt geïnitieerd.

De 256Mb SDRAM maakt gebruik van een interne pijplijnarchitectuur om een ​​snelle werking te bereiken.Deze architectuur is compatibel met de 2n-regel van prefetch-architecturen, maar maakt het ook mogelijk dat het kolomadres bij elke klokcyclus wordt gewijzigd om een ​​zeer snelle, volledig willekeurige toegang te verkrijgen.Het vooraf opladen van één bank terwijl toegang wordt verkregen tot een van de andere drie banken zal de PRECHARGE-cycli verbergen en zorgen voor een naadloze, snelle werking met willekeurige toegang.

De 256Mb SDRAM is ontworpen om te werken in 3.3V geheugensystemen.Er is een automatische verversingsmodus beschikbaar, samen met een energiebesparende, uitschakelmodus.Alle in- en uitgangen zijn LVTTL-compatibel.

SDRAM's bieden substantiële verbeteringen in de operationele prestaties van DRAM, waaronder de mogelijkheid om synchroon gegevens te bursten met een hoge gegevenssnelheid met automatische kolomadresgeneratie, de mogelijkheid om tussen interne banken te interleaven om de voorlaadtijd te verbergen, en de mogelijkheid om willekeurig kolomadressen op elke kolom te wijzigen. klokcyclus tijdens een burst-toegang.

64 Meg x 4 SDRAM functioneel blokdiagram

32 Meg x 8 SDRAM functioneel blokdiagram

16 Meg x 16 SDRAM functioneel blokdiagram