Spartan-6 familieoverzicht

Algemene beschrijving
 
De Spartan®-6-familie biedt toonaangevende systeemintegratiemogelijkheden met de laagste totale kosten voor grootschalige toepassingen.
 
De dertien leden tellende familie levert uitgebreide dichtheden variërend van 3.840 tot 147.443 logische cellen, met de helft van het stroomverbruik van eerdere Spartan-families, en snellere, uitgebreidere connectiviteit.
 
Gebouwd op een volwassen 45 nm low-power koperprocestechnologie die de optimale balans biedt tussen kosten, vermogen en prestaties, biedt de Spartan-6-familie een nieuwe, efficiëntere dual-register 6-input lookup table (LUT) logica en een rijke selectie van ingebouwde blokken op systeemniveau.
 
Deze omvatten 18 Kb (2 x 9 Kb) blok-RAM's, DSP48A1-slices van de tweede generatie, SDRAM-geheugencontrollers, verbeterde mixed-mode klokbeheerblokken, SelectIO™-technologie, power-optimized high-speed seriële transceiver-blokken, PCI Express®-compatibele eindpuntblokken, geavanceerde energiebeheermodi op systeemniveau, automatische detectie van configuratie-opties en verbeterde IP-beveiliging met AES en Device DNA-bescherming.
 
Deze functies bieden een goedkoop programmeerbaar alternatief voor op maat gemaakte ASIC-producten met ongekend gebruiksgemak.Spartan-6 FPGA's bieden de beste oplossing voor logische ontwerpen met grote volumes, consumentgerichte DSP-ontwerpen en kostengevoelige ingebedde toepassingen.
 
Spartan-6 FPGA's vormen de programmeerbare siliciumbasis voor Targeted Design Platforms die geïntegreerde software- en hardwarecomponenten leveren waarmee ontwerpers zich kunnen concentreren op innovatie zodra hun ontwikkelingscyclus begint.
 
Samenvatting van Spartan-6 FPGA-functies
• Spartan-6 Familie:
• Spartan-6 LX FPGA: Logica geoptimaliseerd
• Spartan-6 LXT FPGA: Snelle seriële connectiviteit
• Ontworpen voor lage kosten
• Meerdere efficiënte geïntegreerde blokken
• Geoptimaliseerde selectie van I/O-standaarden
• Verspringende kussens
 
• Hoogvolume plastic wire-bonded pakketten
• Laag statisch en dynamisch vermogen
• 45 nm-proces geoptimaliseerd voor kosten en laag stroomverbruik
• Hibernate power-down-modus voor nul stroom
• Suspend-modus handhaaft status en configuratie met multi-pin wake-up, besturingsverbetering
• 1,0 V kernspanning met lager vermogen (LX FPGA's, alleen -1L)
• Krachtige 1,2V kernspanning (LX en LXT FPGA's, -2, -3 en -4 snelheidsgraden)
• Multi-voltage, multi-standaard SelectIO™-interfacebanken
 
• Tot 1.050 Mb/s gegevensoverdrachtssnelheid per differentiële I/O
• Selecteerbare uitgangsaandrijving, tot 24 mA per pin
• 3.3V tot 1.2VI/O standaarden en protocollen
• Voordelige HSTL- en SSTL-geheugeninterfaces
• Hot-swap-conformiteit
• Instelbare I/O-slew rates om de signaalintegriteit te verbeteren
• High-speed GTP seriële transceivers in de LXT FPGA's
 
• Tot 3,125 Gb/s • Snelle interfaces, waaronder: Seriële ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort en XAUI
• Geïntegreerd eindpuntblok voor PCI Express-ontwerpen (LXT)
• Ondersteuning voor goedkope PCI®-technologie, compatibel met de 33 MHz, 32- en 64-bits specificatie.
• Efficiënte DSP48A1-slices
• Hoogwaardige rekenkundige en signaalverwerking
 
• Snelle 18 x 18 vermenigvuldiger en 48-bits accumulator
• Pipelining- en cascadecapaciteit
• Pre-adder om filtertoepassingen te ondersteunen
• Geïntegreerde Memory Controller-blokken
• DDR-, DDR2-, DDR3- en LPDDR-ondersteuning
• Datasnelheden tot 800 Mb/s (12,8 Gb/s piekbandbreedte)
• Busstructuur met meerdere poorten en onafhankelijke FIFO om problemen met ontwerptiming te verminderen
• Overvloedige logische bronnen met verhoogde logische capaciteit
 
• Optioneel schuifregister of gedistribueerde RAM-ondersteuning
• Efficiënte LUT's met 6 ingangen verbeteren de prestaties en minimaliseren het stroomverbruik
• LUT met dubbele flip-flops voor pijplijngerichte toepassingen
• Blokkeer RAM met een breed scala aan granulariteit
• Snel blok-RAM met byte-schrijfvrijgave
• 18 Kb-blokken die optioneel kunnen worden geprogrammeerd als twee onafhankelijke 9 Kb-blok-RAM's
 
• Clock Management Tile (CMT) voor betere prestaties
• Laag geluidsniveau, flexibel klokken
• Digital Clock Managers (DCM's) elimineren klokskew en duty cycle-vervorming
• Phase-Locked Loops (PLL's) voor klokken met lage jitter
• Frequentiesynthese met gelijktijdige vermenigvuldiging, deling en faseverschuiving
 
• Zestien low-skew wereldwijde kloknetwerken
• Vereenvoudigde configuratie, ondersteunt goedkope standaarden
• 2-pins automatische detectieconfiguratie
• Brede ondersteuning voor SPI van derden (tot x4) en NOR-flash
• Functierijke Xilinx Platform Flash met JTAG
• MultiBoot-ondersteuning voor externe upgrade met meerdere bitstreams, met behulp van watchdog-beveiliging
• Verbeterde beveiliging voor ontwerpbescherming
• Unieke Device DNA-identificatiecode voor ontwerpauthenticatie
 

 
DEEL VAN DE VOORRAAD