XC3S50A-4VQG100C programmeerbare IC-chips Spartan-3 FPGA in het veld programmeerbare poortarrays

Spartan-3 FPGA-familie

Invoering

De Spartan®-3-familie van in het veld programmeerbare gate-arrays is speciaal ontworpen om te voldoen aan de behoeften van kostengevoelige consumentenelektronica-toepassingen met een hoog volume.De achtkoppige familie biedt dichtheden variërend van 50.000 tot vijf miljoen systeempoorten, zoals weergegeven in tabel 1.

De Spartan-3-familie bouwt voort op het succes van de eerdere Spartan-IIE-familie door de hoeveelheid logische bronnen, de capaciteit van de interne RAM, het totale aantal I/O's en het algehele prestatieniveau te vergroten en door de kloksnelheid te verbeteren. managementfuncties.Talrijke verbeteringen komen voort uit de Virtex®-II-platformtechnologie.Deze Spartan-3 FPGA-verbeteringen, gecombineerd met geavanceerde procestechnologie, leveren meer functionaliteit en bandbreedte per dollar dan voorheen mogelijk was, en stellen nieuwe normen in de programmeerbare logica-industrie.

Vanwege hun uitzonderlijk lage kosten zijn Spartan-3 FPGA's bij uitstek geschikt voor een breed scala aan toepassingen voor consumentenelektronica, waaronder breedbandtoegang, thuisnetwerken, weergave/projectie en digitale televisieapparatuur.

De Spartan-3-familie is een superieur alternatief voor het maskeren van geprogrammeerde ASIC's.FPGA's vermijden de hoge initiële kosten, de lange ontwikkelingscycli en de inherente inflexibiliteit van conventionele ASIC's.Bovendien maakt FPGA-programmeerbaarheid ontwerpupgrades in het veld mogelijk zonder dat hardware hoeft te worden vervangen, een onmogelijkheid met ASIC's.

De Spartan-3 FPGA's zijn het eerste platform van verschillende binnen de Spartan-3 Generation FPGA's.

Functies

• Voordelige, hoogwaardige logische oplossing voor grootschalige, consumentgerichte toepassingen

- Dichtheden tot 74.880 logische cellen

• SelectIO™-interfacesignalering

- Tot 633 I/O-pinnen

- 622 Mb/s gegevensoverdrachtssnelheid per I/O

- 18 single-ended signaalstandaarden

- 8 differentiële I/O-standaarden, waaronder LVDS, RSDS

- Beëindiging door digitaal gecontroleerde impedantie

- Signaalzwaai variërend van 1,14V tot 3,465V

- Ondersteuning voor dubbele gegevenssnelheid (DDR).

- DDR, DDR2 SDRAM-ondersteuning tot 333 Mbps

• Logische bronnen

- Overvloedige logische cellen met schuifregistermogelijkheid

- Brede, snelle multiplexers

- Snelle look-ahead carry-logica

- Speciale 18 x 18 vermenigvuldigers

- JTAG-logica compatibel met IEEE 1149.1/1532

• SelectRAM™ hiërarchisch geheugen

- Tot 1.872 Kbit totaal blok-RAM

- Tot 520 Kbits totaal gedistribueerd RAM

• Digital Clock Manager (maximaal vier DCM's)

- Eliminatie van scheve klokken

- Frequentiesynthese

- Faseverschuiving met hoge resolutie

• Acht wereldwijde kloklijnen en overvloedige routing

• Volledig ondersteund door Xilinx ISE® en WebPACK™ softwareontwikkelingssystemen

• MicroBlaze™- en PicoBlaze™-processor, PCI®, PCI Express® PIPE Endpoint en andere IP-cores

• Loodvrije verpakkingsmogelijkheden

• Automotive Spartan-3 XA Family-variant

Absolute maximale beoordelingen

Opmerkingen:

1. Spanningen die verder gaan dan die vermeld onder Absolute Maximum Ratings kunnen permanente schade aan het apparaat veroorzaken.Dit zijn alleen stressbeoordelingen;functionele werking van het apparaat onder deze of andere omstandigheden dan die vermeld onder de aanbevolen bedrijfsomstandigheden wordt niet geïmpliceerd.Blootstelling aan omstandigheden met Absolute Maximum Ratings gedurende langere tijd heeft een negatieve invloed op de betrouwbaarheid van het apparaat.

2. Alle User I/O- en Dual-Purpose-pinnen (DIN/D0, D1-D7, CS_B, RDWR_B, BUSY/DOUT en INIT_B) halen stroom uit de VCCO-voedingsrail van de bijbehorende bank.Door VIN binnen 500 mV van de bijbehorende VCCO-rails of grondrail te houden, zorgt u ervoor dat de interne diodeovergangen tussen elk van deze pinnen en de VCCO- en GND-rails niet worden ingeschakeld.Tabel 31 specificeert het VCCO-bereik dat wordt gebruikt om de maximale limiet te bepalen.Ingangsspanningen buiten het spanningsbereik van -0,5 V tot VCCO+0,5 V zijn toegestaan, mits wordt voldaan aan de IIK-classificatie van de ingangsklemdiode en niet meer dan 100 pinnen tegelijkertijd het bereik overschrijden.De VIN-limieten zijn van toepassing op zowel de DC- als AC-componenten van signalen.Er zijn eenvoudige toepassingsoplossingen beschikbaar die laten zien hoe om te gaan met overshoot/undershoot en het bereiken van PCI-compliance.Raadpleeg de volgende toepassingsnotities: "Powering and Configuring Spartan-3 Generation FPGAs in Compliant PCI Applications" (XAPP457) en "Virtex®-II Pro / Virtex-II Pro X 3.3VI/O Design Guidelines" (XAPP659).

3. Alle speciale pinnen (M0–M2, CCLK, PROG_B, DONE, HSWAP_EN, TCK, TDI, TDO en TMS) halen stroom uit de VCCAUX-rail (2,5 V).Het voldoen aan de maximale VIN-limiet zorgt ervoor dat de interne diodeovergangen tussen elk van deze pinnen en de VCCAUX-rail niet worden ingeschakeld.Tabel 31 specificeert het VCCAUX-bereik dat wordt gebruikt om de maximale limiet te bepalen.Wanneer VCCAUX zich op het maximaal aanbevolen bedrijfsniveau bevindt (2,625 V), VIN max < 3,125 V.Zolang aan de VIN max-specificatie wordt voldaan, is oxidestress niet mogelijk.Voor informatie over het gebruik van 3,3 V-signalen, zie de 3,3 V-tolerante configuratie-interface, pagina 46. Zie XAPP459, "I/O-koppelingseffecten elimineren bij het interfacen van Large-Swing Single-Ended Signals naar User I/O Pins."

4. Zie voor soldeerrichtlijnen "Device Packaging and Thermal Characteristics" (UG112) en "Implementation and Solder Reflow Guidelines for Pb-Free Packages" (XAPP427).

Aandelenaanbieding (Hot Sell)