DS1230Y-150+ 256k Niet-vluchtig SRAM SS vervaCM GROUP RAM Module IC

DS1230Y-150+ 256k Niet-vluchtig SRAM SS vervaCM GROUP RAM Module IC

EIGENSCHAPPEN

10 van het minimumgegevensjaar behoud bij gebrek aan externe macht

De gegevens zijn automatisch beschermd tijdens machtsverlies

? 32k x 8 vluchtig statisch RAM, EEPROM vervaCM GROUP of Flashgeheugen?

Onbeperkt schrijf cycli?

Low-power CMOS?

Lees en schrijftoegaCM GROUPijden zo snel zoals 70 NS

? De lithiumenergiebron is elektrisch losgemaakt om versheid te behouden tot de macht voor het eerst wordt toegepast?

Volledige ±10% VCC werkende waaier (DS1230Y)?

Facultatieve ±5% VCC werkende waaier (DS1230AB)?

Facultatieve industriële temperatuurwaaier van -40°C aan +85°C, aangewezen Ind.?

Het standaardpakket van de 28 speldonderdompeling van JEDEC

? Nieuw PowerCap-Module (PCM) pakket

- Direct oppervlakte-monteerbare module

- Vervangbare breuk

- op PowerCap verstrekt lithiumreserveaccu

- Gestandaardiseerd pinout voor alle niet-vluchtige SRAM-producten

- De detachementeigenschap op PowerCap staat gemakkelijke verwijdering toe gebruikend een regelmatige schroevedraaier

SPELDbeschrijving

A0 - A14 - Adresinput

DQ0 - DQ7 - Gegevens In/Data uit

Ce - Chip Enable

WIJ - Schrijf toelaten

OE - De output laat toe

VCC - Macht (+5V)

GND - Grond

NC - Geen verbind

BESCHRIJVING

DS1230 256k Niet-vluchtige SRAMs is 262.144 beetje, volledig statische, niet-vluchtige die SRAMs als 32.768 woorden door 8 beetjes wordt georganiseerd.

Elke NV SRAM heeft een van de lithiumenergiebron en controle schakelschema met alle accomodatie dat constant VCC voor een uit-van-tolerantievoorwaarde controleert.

Wanneer zulk een voorwaarde voorkomt, is de lithiumenergiebron automatisch ingeschakeld en schrijft de bescherming onvoorwaardelijk wordt toegelaten om gegevenscorruptie te verhinderen.

Onderdompeling-pakket DS1230 de apparaten kunnen in plaats van het bestaan 32k x 8 statische Rammen die direct worden gebruikt met populaire bytewide 28 de norm van de speldonderdompeling in overeenstemming zijn.

De ONDERDOMPELINGSapparaten passen ook pinout van 28256 EEPROMs aan, toestaand directe substitutie terwijl het verbeteren van prestaties. DS1230 de apparaten in het Lage pakket van de Profielmodule worden specifiek ontworpen voor oppervlakte-onderstel toepassingen.

Er is geen grens op het aantal van schrijft cycli die kunnen worden uitgevoerd en geen extra steunschakelschema wordt vereist voor microprocessor omzetting.

LEES WIJZE

De DS1230-apparaten voeren een gelezen cyclus uit wanneer WIJ (schrijf toelaten) inactief is (hoog) en Ce (Chip Enable) en OE (de Output laat) toe zijn actief (laag).

Het unieke die adres door de 15 adresinput wordt gespecificeerd (A0 - A14) bepaalt wat van de 32.768 bytes van gegevens moet worden betreden. De geldige gegevens zullen aan de acht bestuurders van de gegevensoutput binnen tACC beschikbaar zijn (Toegangstijd) nadat het laatste signaal van de adresinput stabiel is, bepalend dat Ce en OE (de Output laat) toe toegangstijden ook tevreden zijn.

Als de de toegangstijden van OE en Ce-niet tevreden zijn, dan moet de gegevenstoegang van het recent-voorkomt signaal (Ce of OE) worden gemeten en de beperkende parameter moet of tCO voor Ce of teen voor OE eerder dan toegang richten.

SCHRIJF WIJZE

De DS1230-apparaten voeren uit schrijven cyclus wanneer WIJ en Ce-de signalen actief zijn (laag) nadat de adresinput stabiel is. De recent-voorkomt dalende rand van Ce of WIJ zullen bepalen het begin van cyclus schrijft.

Schrijf de cyclus door de vroegere toenemende rand van Ce of WIJ wordt geëindigd. Alle adresinput moet door geldig worden gehouden schrijft cyclus.

WIJ moeten naar de hoge staat voor een minimumterugwinningstijd (tWR) terugkeren alvorens een andere cyclus kan worden in werking gesteld. Inactief moeten worden gehouden het OE-controlesignaal zou (hoog) tijdens schrijft cycli om busgeschil te vermijden.

Nochtans, als de outputbestuurders (actief Ce en OE) toen worden toegelaten zullen WIJ de output in tODW van zijn dalende rand onbruikbaar maken.