XC7A50T-1CSG324I Spartaans-6 de geïntegreerde kringsic van het familieoverzicht ic van de spaanderprogrammeur spaander programmering

Algemene Beschrijving

Familie spartan®-6 voorziet de belangrijke mogelijkheden van de systeemintegratie van de laagste totale kosten voor high-volume toepassingen. Levert de dertien-lid familie uitgebreide dichtheid zich van 3.840 tot 147.443 logicacellen uitstrekken, met de helft van de machtsconsumptie van vorige Spartaanse families, en snellere, uitvoerigere connectiviteit die. Voortgebouwd op een rijpe technologie van het het koperproces van 45 NM low-power die het optimale saldo van kosten leveren, macht, en prestaties, biedt familie Spartaans-6 een nieuw, efficiënter, dubbel-register 6 ingevoerde opzoektabel (LUT) logica aan en een rijke selectie van ingebouwde systeem-vlakke blokken.

Deze omvatten 18 Kb (2 x 9 Kb) blokrammen, tweede generatiedsp48a1 plakken, SDRAM-geheugencontrolemechanismen, verbeterden de gemengde blokken van het klokbeheer, technologie SelectIO™, poweroptimized blokken van de hoge snelheids de periodieke zendontvanger, PCI Express® de compatibele Eindpuntblokken, geavanceerde systeem-vlakke energiebeheerwijzen, configuratieopties, en verbeterde IP veiligheid met de bescherming van DNA van AES en van het Apparaat auto-ontdekken. Deze eigenschappen voorzien een goedkoop programmeerbaar alternatief aan de producten van douaneasic van een ongekende handigheid. Spartaans-6 FPGAs biedt de beste oplossing voor high-volume logicaontwerpen, consument-georiënteerde DSP-ontwerpen, en kosten-gevoelige ingebedde toepassingen aan.

Spartaans-6 FPGAs is de programmeerbare siliciumstichting voor Gerichte Ontwerpplatforms die geïntegreerde software en hardwarecomponenten leveren die ontwerpers om zich bij de innovatie toelaten te concentreren zodra hun ontwikkelingscyclus begint.

Samenvatting van Spartaans-6 FPGA-Eigenschappen

• Spartaans-6 familie:

• Spartaans-6 LX FPGA: Geoptimaliseerde logica

• Spartaans-6 LXT FPGA: Hoge snelheids periodieke connectiviteit

• Ontworpen voor lage kosten

• Veelvoudige efficiënte geïntegreerde blokken

• Geoptimaliseerde selectie van I/O normen

• Gewankelde stootkussens

• High-volume pakketten plastiek draad-in entrepot

• Lage statische en dynamische macht

• 45 die NM-proces voor kosten en lage macht wordt geoptimaliseerd

• Hiberneer macht-onderaan wijze voor nul macht

• Schort wijze op handhaaft staat en configuratie met multi-pin activering, controleverhoging • Het voltage van de laag-machts1.0v kern (LX FPGAs, -1L slechts)

• Het voltage van de hoge prestaties1.2v kern (de snelheidsrangen van LX en van LXT FPGAs, -2, -3, en -4)

Input-output

Het aantal I/O spelden varieert van 102 tot 576, afhankelijk van apparaat en pakketgrootte. Elke I/O speld is configureerbaar en kan aan een groot aantal normen voldoen, die tot 3.3V gebruiken. De Spartaans-6 Middelengebruikershandleiding van FPGA SelectIO beschrijft de I/O verenigbaarheid van de diverse I/O opties. Met uitzondering van leveringsspelden en een paar specifieke configuratiespelden, hebben alle andere pakketspelden dezelfde die I/O mogelijkheden, slechts door bepaalde bankwezenregels worden beperkt. Al gebruiker I/O is tweerichtings; er zijn geen input-slechts spelden.

I/O Elektrokenmerken

Single-ended output gebruikt een conventionele CMOS balansoutputstructuur, die Hoogte naar VCCO drijven of Laag naar grond, en kan in staat worden gezet hoog-z. Vele I/O eigenschappen zijn beschikbaar aan de systeemontwerper naar keuze om in elke I/O in hun ontwerp aan te halen, zoals zwakke intern trek en pull-down weerstanden, sterke interne spleet-beëindiging inputweerstanden, regelbare output aandrijving-sterkte en zwenken-tarieven, en differentiële beëindigingsweerstanden uit. Zie voor nadere informatie de Spartaans-6 Middelengebruikershandleiding van FPGA SelectIO op beschikbare opties voor elke I/O norm.

KOERSLIJST