74HC00D elektronisch IC Chips Quad 2 ingevoerde NAND poort
electronic integrated circuit
,linear integrated circuits
74HC00; 74HCT00
Vierling 2 ingevoerde NAND poort
EIGENSCHAPPEN
• Leeft JEDEC-norm na geen 8-1A
• ESD bescherming:
HBM EIA/JESD22-A114-A OVERSCHRIJDT 2000 V
DE HEREN EIA/JESD22-A115-A OVERSCHRIJDEN 200 V
• Gespecificeerd van −40 aan +85 °C en −40 aan +125 °C.
BESCHRIJVING
74HC00/74HCT00 is hoge snelheids Si-Poort CMOS apparaten en is speld compatibel met lage macht Schottky TTL (LSTTL). Zij worden gespecificeerd overeenkomstig JEDEC-norm geen 7A.
74HC00/74HCT00 verstrekt de 2 ingevoerde NAND functie.
SNELLE REFERENTIEGEGEVENS
GND = 0 V; Tamb = 25 °C; RT = tf = 6 NS.
| SYMBOOL | PARAMETER | VOORWAARDEN | TYPISCH | EENHEID | |
| 74HC00 | 74HCT00 | ||||
| tPHL/tPLH | Na van de propagatievertraging, nB aan nY | Cl = 15 pF; VCC = 5 V | 7 | 10 | NS |
| Ci | inputcapacitieve weerstand | 3.5 | 3.5 | pF | |
| CPD | de capacitieve weerstand van de machtsdissipatie per poort | nota's 1 en 2 | 22 | 22 | pF |
Nota's
1. CPD wordt gebruikt om de dynamische machtsdissipatie (PD in µW) te bepalen.
PD = CPD × VCC 2 × FI × N + Σ (CL × VCC 2 × FO) WAAR:
FI = ingevoerde frequentie in Mhz;
FO = outputfrequentie in Mhz;
Cl = de capacitieve weerstand van de outputlading in pF;
VCC = leveringsvoltage in Volts;
N = de totale output van de ladingsomschakeling;
Σ (cl × VCC2 × FO) = som output.
2. Voor 74HC00 is de voorwaarde VI = GND aan VCC.
Voor 74HCT00 is de voorwaarde VI = GND aan VCC − 1,5 V.
Fig.1 Speldconfiguratie DIP14, SO14 en (T) SSOP14.
Fig.2 Speldconfiguratie DHVQFN14. Fig.3 Logicadiagram (één poort).
Fig.4 Functiediagram. Fig.5 CEI-logicasymbool.