Hip6501acbz-t Elektronisch IC Chips Triple Linear Power Controller

Hete voorraadaanbieding (verkoop)

HIP6501A

Drievoudig Lineair Machtscontrolemechanisme met ACPI-Besturingsinterface

HIP6501A, met of HIP6020 of HIP6021 in paren wordt gerangschikt, vereenvoudigt de implementatie van ACPI-Volgzame ontwerpen in microprocessor en computertoepassingen die. IC integreert twee lineaire controlemechanismen en een low-current pastransistor, evenals de controle en controle functies in een 16 speldsoic pakket.

Één lineair controlemechanisme produceert het 3.3VDUAL-voltagevliegtuig van de output van 5VSB van een ATX-voeding tijdens slaapstaten (S3, S4/S5), aandrijvend de PCI-groeven door een externe pastransistor, zoals die door de status van 3.3VDUAL wordt geïnstrueerd toelaat speld. Een extra pastransistor wordt gebruikt om in de output van ATX 3.3V voor PCI-verrichting tijdens (actieve) te schakelen S0 en S1 operatingstates.

Het tweede lineaire controlemechanisme levert de het geheugenmacht van 2.5V/3.3V van het computersysteem door een externe pastransistor in actieve staten. Tijdens S3-staat, levert een geïntegreerde pastransistor 2.5V/3.3V-de slaap-staat macht. Een derde controlemechanismebevoegdheden omhoog een 5VDUAL-vliegtuig door in de output van ATX 5V in actieve staten te schakelen, of ATX 5VSB in slaapstaten.

De werkende wijze van HIP6501A (de output van de actief-staat of slaap-staat output) is verkiesbaar door twee controlespelden: S3 en S5. De verdere controle van de logica die activering van verschillende machtswijzen regeren wordt aangeboden door twee toelatend spelden: EN3VDL en EN5VDL. In actieve staten, gebruikt de lineaire regelgever van 3.3VDUAL externe N-Channel pasmosfet die de output (VOUT₁)rechtstreeks te verbindenaande3.3V-inputdoorvoedingeenvanATX(ofvan hetequivalentwordtgeleverd), terwijlhetoplopen vanminimaleverliezen.

In slaapstaat, wordt de 3.3VDUAL-output geleverd uit ATX 5VSB door een NPN-transistor, ook extern aan het controlemechanisme. De actieve de machtslevering van de staat voor de 2.5/3.3VMEM-output wordt gedaan door een externe NPN-transistor, of een NMOS schakelaar voor 3.3V-het plaatsen. In slaapstaten, wordt de geleiding op deze output overgebracht naar een interne pastransistor. De 5VDUAL-output wordt aangedreven door twee externe MOS transistors.

In slaapstaten, leidt een PMOS (of van PNP) transistor de stroom van de output van ATX 5VSB, terwijl in actieve staten, de huidige die stroom wordt overgebracht naar een NMOS transistor met de output van ATX wordt verbonden 5V. Gelijkaardig aan de 3.3VDUAL-output, wordt de verrichting van de 5VDUAL-output ook gedicteerd niet alleen door de status van de spelden van S3 en S5-, maar dat van de EN5VDL-speld.

Eigenschappen

• Verstrekt 3 ACPI-Gecontroleerde Voltages

- Actieve 5V/Slaap (5VDUAL)

- Actieve 3.3V/Slaap (3.3VDUAL)

- Actieve 2.5V/3.3V/Slaap (2.5VMEM)

• Eenvoudig Controleontwerp

- Geen Vereiste Compensatie

• Uitstekende Output Voltage Regulation

- 3.3VDUAL-Output: ±2.0% over Temperatuur; Slaap slechts Staten

- 2.5V/3.3V-Output: ±2.0% over Temperatuur; Beide Operationele Staten (3.3V die in slaap plaatsen slechts)

• De vaste Outputvoltages vereisen Geen Precisie Externe Weerstanden

• Kleine Grootte

- Kleine Externe Componententelling

• Verkiesbaar 2.5VMEM-Outputvoltage via FAULT/MSEL-Speld

- 2.5V voor RDRAM-Geheugen

- 3.3V voor SDRAM-Geheugen

• Onder-voltage Toezicht op Alle Output met Gecentraliseerde FOUT Rapportering

• De regelbare Zachte startfunctie elimineert 5VSB-Storingen

• Pb-vrije Beschikbaar (Volgzame RoHS)

Absolute Maximumclassificaties

Leveringsvoltage, V_5VSB. +7.0V

12V. . GND - 0.3V aan +14.5V

DLA, DRV2. .GND - 0.3V aan V12V +0.3V

Alle Andere Spelden. .GND - 0.3V aan 5VSB + 0.3V

ESD Classificatie. Klasse 3 [5kV]

Geadviseerde Exploitatievoorwaarden

Leveringsvoltage, V_5VSB. +5V ±5%

Secundair Bias Voltage, V_12V. +12V ±10%

Digitale Input, VERSUS₃, VERSUS₅, VEN_3VDL, VEN_5VDL. .0 aan +5.5V

Omgevingstemperatuurwaaier. 0°C aan 70°C

De Waaier van de verbindingstemperatuur. 0°C aan 125°C

Thermische Informatie

Thermische Typische Weerstand (, Nota 1) θJA (°C/W)

SOIC-Pakket. 100

Maximumverbindingstemperatuur. 150°C

De maximumwaaier van de Opslagtemperatuur. - 65°C aan 150°C

Maximumloodtemperatuur (het Solderen 10s). 300°C

(SOIC - Looduiteinden slechts)

VOORZICHTIGHEID: Beklemtoont boven die vermeld in „Absolute Maximumclassificaties“ kan permanente schade aan het apparaat veroorzaken. Dit is een spanning slechts schattend en de verrichting van het apparaat bij deze of een andere voorwaarden boven die vermeld in de operationele secties van deze specificatie is niet impliciet.

NOTA: 1. θJA wordt gemeten met de component opgezet op een raad van evaluatiepc in vrije lucht.

Blokdiagram